Pinout der Industrie-Standard Typen SRAM

62(C)64 DIL-Gehäuse

Dynamisches RAM (DRAM)
Das dynamische RAM  besteht aus Speicherzellen mit je einem Transistor und einer Kondensator. Zur Informationsspeicherung lädt eine ausgewählte Speicherzelle ihren Kondensator über den Transitor auf. Wegen der Leckströme des Kondensators (Kapazität ca. 25 bis 50 Femto Farad) kommt es im Laufe von einiger weniger Millisekunden zur Entladung und damit zum Datenverlust. Deswegen muss ein DRAM-Baustein zyklisch eine Refresh-Phase einlegen. In dieser Zeit wird die Speicherzelle gelesen und der logische Pegel erneut im  Kondensator gespeichert.
Der Refresh-Mechanismus fordert, dass alle Zeilen der Speichermatrix eines DRAM's innerhalb einer vom Hesteller festgesetzten Zeit einmal ausgelesen werden müssen. Für den /RAS only Refrsh eines 256kBit DRAM gilt, dass alle Zeile (256) einmal in XX Sekunden ausgelesen werden müssen. Eine Controllereinheit muss also die Adressen aller Zeilen einmal pro Refreshzyklus ausgeben in mit dem /RAS-Strobe in den Baustein einschreiben.

Im Gegensatz zum SRAM ist dies zwar ein bedeutend höherer Managementaufwand aber DRAM-Speicherzellen sind bedeutend kleiner realisierbar als SRAM-Speicherzellen. D.h der Integrationsgrad Speicherrzellen/Chipfläche ist bedeutend höher als bein SRAM. Ein anschauliches Beispiel zeigt der Persoanl Computer, bein dem der Arbeitsspeicher immer als DRAM installiert ist.
Erste kommerzielle DRAM's wurden 1970 von INTEL auf den Markt gebracht. Die heutigen Standardtypen werden in CMOS in 0,25 bis 0,35 Mikrometer Strukuren gefertigt.